

MENU**SEARCH****INDEX****DETAIL****JAPANESE****LEGAL
STATUS**

1 / 1

PATENT ABSTRACTS OF JAPAN(11)Publication number : **2000-152088**(43)Date of publication of
application : **30.05.2000**

(51)Int.Cl.

H04N 5/335**H01L 27/14**// **H01L 31/10**(21)Application
number : **11-265479**(71)
Applicant : **INTERUNIV MICRO
ELECTRONICA CENTRUM VZW**(22)Date of filing : **20.09.1999**(72)Inventor : **BARUTO DIRIKKUSU**


(30)Priority

Priority
number : **98** Priority
date : **21.09.1998** Priority
country : **US**(54) **PIXEL STRUCTURE FOR IMAGE PICKUP DEVICE**

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a pixel structure and a pixel read method which improve the picture quality of an image pickup device based on the pixels.

SOLUTION: A pixel 10 consists of a radiation detector 1 and an adjustable current source 2, which supplies a large current, in the parallel circuit constitution. A 4-transistor pixel structure is disclosed. A method to obtain a corrected read signal of a pixel provided with at least a photoelectric element and a current source consists of a step where the photoelectric current generated in the pixel is read out in the period when the current generated by the current source parallel with the photoelectric element is added to the photoelectric current, to obtain a first signal a step where the current source is turned off to read out the pixel and a second signal is obtained, and a step where the first signal is subtracted from the second signal and the result is amplified to obtain a read signal.



(13)日本特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2000-152088

(P2000-152088A)

(43)公開日 平成12年5月30日(2000.5.30)

(51)Int.Cl.	識別番号	FI	チコード(参考)
H04N 5/335		H04N 5/335	Z
H01L 27/14		H01L 27/14	Z
// H01L 31/10		31/10	C

審査請求 未請求 請求項の数15 OL 外国語出願 (全 25 頁)


(21)出願番号	特願平11-285473	(71)出願人	59100898 アンデルユニヴェルシテール・マイクロエレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ INTERUNIVERSITAIRE MICRO-ELECTRONICA CENTRUM VZW ベルギー、バー-3001ルーヴァン、カベルドリーフ75番
(22)出願日	平成11年9月26日(1999.9.26)	(72)発明者	バルト・ディーリックス ベルギー、バー-2510モルツェル、リールセズデーヌウェット123番
(31)優先権主張番号	09/157855	(74)代理人	160062144 弁理士 曾山 隆 (外1名)
(32)優先日	平成10年9月21日(1998.9.21)		
(33)優先権主張国	米国(US)		

(54)【発明の名称】 撮像デバイスのための画素構造

(57)【要約】

【課題】 画素構造及び画素の読み出し方法を開示する。その画素構造及び読み出し方法は、そのような画素に基いた撮像デバイス又は撮像センサの画素を改善する。

【解決手段】 画素(10)は、並列回路構成において、放射線検知素子1と、大電流を供給する調整可能な電流源(2)とからなる。また、オートランジスタ画素構造が開示される。少なくとも光電素子と電流源を備える画素の校正された読み出し信号を得る方法は、光電素子に並列な電流源により生成された電流を光電流に加える際、画素で生成された光電流を読み出し、第1の信号を得るステップと、電流源をオフして画素を読み出し、第2の信号を求めるステップと、第2の信号から第1の信号を減算し、その結果を増幅し、読み出し信号を得るステップとからなる。



【請求項の範囲】

【請求項1】 並列回路構成において放射状素子と調整可能な電流源とを備え、上記電流源は大電流を供給するために適応していることを特徴とする画素。

【請求項2】 上記放射状は光のような電磁放射であることを特徴とする請求項1記載の画素。

【請求項3】 上記電流源はトランジスタであることを特徴とする請求項1記載の画素。

【請求項4】 上記回路は、さらに、抵抗のようなインピーダンス素子を少なくとも1つ含むことを特徴とする請求項1記載の画素。

【請求項5】 上記電流源は、コンデンサを有する切り替え型コンデンサ回路と、上記コンデンサに接続されたスイッチとからなることを特徴とする請求項1記載の画素。

【請求項6】 上記のコンデンサと上記の放射状素子との間に接続される第2のスイッチをさらに含み、上記の最初のスイッチは上記のコンデンサに並列な構成であることを特徴とする請求項5記載の画素。

【請求項7】 上記光電素子に並列な第1のトランジスタと、

上記光電素子及び上記第1のトランジスタに接続された第2のトランジスタを少なくとも含み、上記光電素子において獲得されて上記第1のトランジスタの電圧降下に変換された信号を読み出す手段と、

上記電流源と上記光電素子の間にあるスイッチとをさらに備えたことを特徴とする請求項1記載の画素。

【請求項8】 少なくとも1つの光電素子を有する画素の校正された読み出し信号を得る方法であって、

上記光電素子と並列な電流源により生成される電流を光電流に加算しながら、上記画素上で生成された光電流を読み出し、それにより第1の信号を求め、

上記電流源をオフにして上記画素を読み出し、それにより第2の信号を求め、上記第2の信号から上記第1の信号を減算し、その結果生じた信号が増幅されて上記読み出し信号が得られるステップからなることを特徴とする方法。

【請求項9】 上記の減算するステップは、上記画素の外部の回路において実行されることを特徴とする請求項8記載の方法。

【請求項10】 上記の画素は、上記光電素子に並列な負荷トランジスタを有するCMOSを基礎とした画素であることを特徴とする請求項8記載の方法。

【請求項11】 CMOS技術で製造される撮像素子のための画素であって、

光電素子及び第1のトランジスタと、

ゲートを有する第2のトランジスタと、

ゲート及び第2の電極を有する第3のトランジスタとからなり、

上記第1のトランジスタはゲートと第1及び第2の電極

とを有し、上記の光電素子と直列であって、それにより、上記の光電素子及び第1のトランジスタは第1の接続を形成し、

上記第2のトランジスタは上記の第1の接続に接続され、それにより、第2の接続を形成し、上記第2のトランジスタは増幅回路の一部であり、

上記第3のトランジスタは第2の接続内にあることを特徴とする画素。

【請求項12】 上記第3のトランジスタは、上記第1の接続と上記第2のトランジスタとの間で、上記第2の接続内にあることを特徴とする請求項11記載の画素。

【請求項13】 上記第3のトランジスタは、上記第1のトランジスタと上記光電素子との間で上記第2の接続内にあり、それにより、上記第2のトランジスタは上記光電素子と上記第3のトランジスタに直接的に接続されることを特徴とする請求項11記載の画素。

【請求項14】 上記第1のトランジスタのゲートは第1の電圧であり、上記第1のトランジスタの第1の電極は第2の電圧であり、上記第1のトランジスタの第2の電極は上記光電素子に接続され、上記第2のトランジスタのゲートは、上記第3のトランジスタに接続されることを特徴とする請求項11記載の画素。

【請求項15】 上記第1のトランジスタのゲートは上記第1の電圧であり、上記第3のトランジスタの電極の一方は上記第2のトランジスタのゲートに接続され、上記電極の他方は上記第1の接続に接続されることを特徴とする請求項12記載の画素。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、CMOSまたはMOS技術において製造される固体撮像素子に関する、特に、上記の撮像素子の画像品質を改善する新規な画素構造が開示されている。

【0002】

【従来の技術】 固体撮像素子は良く知られている。実際、全ての固体撮像素子は、カギとなる素子として、フォトレセプ、フォトダイオード、フォトトランジスタ、CCDゲート等の光電素子を備えている。典型的には、そのような光電素子の信号は、その光電素子上に照射される電磁放射（光）の量に比例した電流である。

【0003】 電子回路に含まれる光電素子の構造は、画素と呼ばれている。そのような画素は焦点面アレイを形成するように画素アレイに配列され得る。

【0004】 一般に、そのような固体撮像素子は、CCD技術またはCMOS技術もしくはMOS技術で実現される。固体撮像素子は、カメラシステムのような装置において広く利用される。例えば、光電素子からなる画素マトリクスは、撮像素子を構成し、それはカメラシステムに接続される。そのマトリクスの信号は測定され、いわゆるビデオ信号に多変化する。

【0005】CMOS又はMOS技術で実現される撮像センサは、受動画素を有するCMOS又はMOS撮像センサと、能動画素を有するCMOS又はMOS撮像センサとに区別される。能動画素は、光電素子上で集められた電荷を増幅する画素の中に集積された手段から構成される。受動画素は、そのような手段を有しておらず、また、画素の中に集積されていない電荷感知増幅器を必要とする。このため、能動画素撮像センサは、潜在的に、雑音変動に対する感度が受動画素よりも低い。能動画素において更なる電子回路のため、能動画素撮像センサはより洗練された機能を実現するために提供されてもよく、それはカメラシステムの性能に対して有利な効果を与える。そのような機能には、フィルタリング、高速時の動作またはより寛容的な照射条件における動作が含まれる。

【0006】そのような撮像センサの具体例は、欧州特許第EP-A-0739030号、EP-A-0632930号及び米国特許第US-A-5608204号において開示されている。しかしながら、これらの特許出願に開示された画素構造に基いた撮像デバイスは、なおデバイスの画素品質が不足することがある。

【0007】

【発明が解決しようとする課題】これらのCMOSベースの撮像デバイスにおける第1の問題は、材料の欠陥や技術の多様化がアレイ中の画素の電荷が一意でないという効果を生ずることから生ずる。この効果は、不均一性、固定パターンノイズ(FPN: Fixed Pattern Noise)または光応答の不均一性(PRUN: Photoresponse Non-uniformity)によって引き起こされる。不均一性の補正は、例えば、画素番号に対して画素に依存した補正量を乗算または加算/減算することによる等のいくつかの種類の校正を要する。

【0008】そのような光応答の不均一性の補正方法の一例は、欧州特許第EP-A-0354106号に開示されている。欧州特許第EP-A-0354106号に開示されている方法では、光電素子において獲得された信号から、電流源から供給された電流を減算する。AC電流のみが更なる信号処理回路において使用される。

【0009】これらのCMOSベースの撮像デバイスにおける第2の問題は、欧州特許第EP-A-0739030号、EP-A-0632930号及び米国特許第US-A-5608204号において開示された画素構造が画素の光電素子上のクロストークを感知することから生ずる。このクロストークは、例えば、増幅回路におけるスイッチ、又は、画素におけるまたは画素に接続された増幅部分におけるスイッチのような電子回路構成部品から生ずる。そのような増幅回路または画素の増幅部分のスイッチにおいて発生するノイズは、画素の光電素子上のこれらのパルスのクロストークによって、この画素に基いた撮像デバイスの画素品質が非常に低下させ得

るような大ききであり得る。すなわち、欧州特許第EP-A-0632930号の特許請求の範囲に記載されたような画素における電荷トランジスタと光電素子を直接的に接続するという要求が、この問題を発生させる。

【0010】さらに、完全な対数画像変換特性を実現するために、欧州特許第EP-A-0632930号における第1のトランジスタのゲート電極と一の電極(トーマス構成におけるドレイン)とを短絡するという要求、及び、ゲート電極及びドレイン電極の一の固定電位への対応する接続は、そのような画素やセンサの製造における設計の自由度を低減する。すなわち、これらの後半の要求は、欧州特許第EP-A-0632930号の特許請求の範囲に記載されたような画素に基いた撮像デバイスの完全な対数変換よりも、撮像デバイスの他の特性の改善の実現を妨害する。

【0011】本発明は上記課題を解決すべくなされたものであり、その目的とするところは、画素に基く撮像デバイスの画素品質を改善することが可能な画素構造及び画素の読み出し方法を実現することにある。

【0012】

【課題を解決するための手段】第1の態様において、本発明は、並列回路構成において放射検知素子(radiation sensitive element)と調整可能な電流源とを備えた画素に関する。その画素において、電流源は大電流を供給するために適応させている。大電流は、標準的な撮像用途として放射検知素子上に照射される放射(好ましくは、光)により生成される電流と同じくそれより大きい電流である。このように、電流源は、高い光強度を伴う画素の発光(Illumination)の条件と非常に類似する条件にあることができ、それにより、例えば、画素のFPNやPRNU等の校正(calibration)を実行する。

「画素の発光の条件において」という用語は、放射検知素子上で光電流が発生することを意味する。

【0013】第2の態様において、本発明はまた、少なくとも光電素子(photosensitive element)を有する画素の校正された読み出し信号を獲得する方法に関する。その方法は以下のステップを含む。上記光電素子と並列な電流源により生成される電流を光電流に加算し、それにより第1の信号を求める間、上記画素上で生成された光電流を読み出し、上記電流源をオフにして上記画素を読み出し、それにより第2の信号を求め、上記第2の信号から上記第1の信号を減算し、その結果生じた信号は上記読み出し信号を得るために増幅される。

【0014】画素においてフォトレサプタやフォトダイオードのような光電素子を校正する方法が提案されている。その画素が持つ構造は、少なくとも光電素子、光電素子に直列な第1のトランジスタ、少なくとも第2のトランジスタを含む手段とからなる。第2のトランジスタは光電素子と第1のトランジスタとに接続される。上記手段は、光電素子において獲得され、第1のトランジスタ

タの電圧降下に変換された信号を読み出す。

【0015】その方法は、電流源が、直列スイッチに接続される順に並列に光電素子に接続されたことにより特徴付けられる。電流源は、高い光強度を伴う画素の発光の条件に非常に類似した条件においてアクティブ（オン）であり、それにより、例えば、画素のFPNやPRNUの不均一性の校正を行なう。

【0016】第3の態様において、本発明はMOS技術で製造される撮像素子のための画素に関する。その画素は、光電素子、及び、ゲートと第1及び第2の電極とを有し、上記の光電素子と直列な第1のトランジスタからなる。それにより、第1のトランジスタと光電素子は第1の接続を形成する。

【0017】さらに、上記の画素は、ゲートを有する第2のトランジスタをさらに備える。第2のトランジスタは上記の第1の接続に接続され、それにより、第2の接続を形成し、第2のトランジスタは増幅回路の一部分である。このように、第2の接続は、第2のトランジスタを光電素子と第1のトランジスタに接続する接続である。これにより、第2の接続は第1の接続と部分的に重なり、第1の接続は第2の接続の一部分である。いくつかの電子回路の構成要素は、画素の基本的な機能性が保証される限り、第1と第2の接続の少なくともいずれかであることができる。この基本的な機能性は、光電素子と直列な第1のトランジスタを有することであり、また、光電素子と第1のトランジスタに接続される第2のトランジスタを少なくとも有する手段を持つことである。光電素子において獲得された信号は第1のトランジスタに対する電圧降下に変換され、第2のトランジスタを介して読み出される。

【0018】さらに、上記の画素は、ゲートと2つの電極を有し、第2の接続に接続された第3のトランジスタを備える。第3のトランジスタは、第1の接続と第2のトランジスタの間の第2の接続内にある。第3のトランジスタはまた、第1のトランジスタと光電素子との間で第2の接続内にあるともよい。それにより第2のトランジスタは光電素子と第3のトランジスタに直接的に接続される。上記の電極は、トランジスタのドレインとソース・コンタクトである。第1トランジスタのゲートは、第1の電圧であってもよく、第1のトランジスタの第1の電極（ソース又はドレイン）は第2の電圧であってもよい。

【0019】本発明の好ましい実施形態において、第1のトランジスタの第2の電極（ドレイン又はソース）は光電素子に接続され、第2のトランジスタのゲートは第3のトランジスタの電極の一方に接続される。この実施形態によれば、第3のトランジスタのゲートは第1の電圧であってもよく、第3のトランジスタの電極の他方は、第1の接続に接続される。第1の電圧及び第2の電圧は、固定電圧すなわち所定の電圧または可変電圧であ

ってもよい。電圧の一つは、本発明の態様に係る画素が一部分を形成し得る撮像素子の電源電圧であってもよい。

【0020】さらに、本発明のこの態様の別の例では、画素はさらに大電流を供給するように適応させた調整可能な電流源を含んでも良い。その電流源は画素に並列構成であってもよい。

【0021】

【発明の実施の形態】図1に、光電素子が光の強度に比例した電流を発生するフォトレセクタ（1）により構成されている画素（10）を示す。そのような光電素子はまたフォトダイオード、フォトBJT、フォトゲートまたはCCDセルであってもよい。ある光強度に対してそのような画素を読み出すことは、実際には、速度のフォト電流又はフォトレセクタ（1）の電荷を読み出すことである。アレイを構成するそのような画素（10）は、アレイに対して比較的大きな不均一性を示す。この不均一性は、典型的には、図1に示す画素（10）の対数応答について図2に示すように、出力電圧のオフセットとなる。各画素に対する変換曲線は一致しない。

【0022】図2に、一組の対数的な画素（10）の入力の束に対する出力電圧を示す。曲線は互いにあるオフセットを有して平行である。オフセットは、画素の光電流を読み出す際のフォトレセクタ（1）上に高い電流を置くことにより決定することができる。このようにして各画素に対して得られる信号は、画素の「通常の」読み出しとは区別されなければならない。

【0023】画素10の不均一性を校正し、また、光電流の正確な値を回復することができるようにするために、同じ画素の第2の読み出しが、周知のまたは所定の電流に対して行なわれる。同様に、光電流が電流源（2）から生じた電流に加えられる。これは、デバイスの発光を含まないもので有効な方法である。

【0024】上記の電流源（2）はいくつかの種類のものと考えられる。もちろん、この電流源がサイズが小さく、精密であることは有利なことである。有効で可能性のある実現は以下のとおりである：

—画素の外部にあって撮像素子の部分に対して共通の固定電流源。ソースはスイッチによって順番にいくつかの画素に接続されることができ、

—電流源として接続され、各画素内に配置されたMOSFETトランジスタ。電流源はあるDC電圧をソースとゲート間に印加することによってオンすることができ、電流源はそのゲート電圧をオフすることによりオフすることができる。

—電流源は「切り替えコンデンサ」回路（図3参照）により構成されてもよい。そこでは、電流源は安定していないが、少なくとも1つのコンデンサ（33）の放電により構成される。最も簡単な実現では、その図における電流源は、光検出ノード上において放電され、暗画間で

大きな電流を生ずるコンデンサ(33)である。
一画素は、さらに、光電素子(1)と直列な形のトランジスタ(7)と、第2のトランジスタ(8)を少なくとも含む手段とからなる。第2のトランジスタ(9)は光電素子(1)と第1のトランジスタ(7)とに接続され、光電素子において獲得され、第1のトランジスタ(7)に対する電圧降下に交換された信号を読み出すためのものである。さらに、画素は、電流源(2)と光電素子(1)との間にスイッチ(4)を含む。

【0025】図3は、切り替えコンデンサ型ネットワークとしてベストモードの実施例における電流源の実施を示す回路図である。電流源は、フォトグイオードノード(36)上のコンデンサの放電の過渡電流である。ゲイオードノードの電圧から2つのサンプルがとられ、すなわち、通常信号であるA1と、放電の過渡電流またはその後にとられるA2とがとられる。信号レベルA2は放電電流の高さのみに依存し、値が小さく光電流には依存しない。そのとき、A1とA2の差(Δ)は、オフセットまたはFIRNUIがない通常信号レベルの基準である。

【0026】図4aは、本発明の別の態様における、MOS技術で製造される撮像用途の画素を示す。その画素は、光電素子(41)、第1のトランジスタ(47)とからなる。第1のトランジスタ(47)はゲートと第1及び第2の電極とを有し、光電素子(41)と直列に接続され、それにより、第1のトランジスタと光電素子は第1の接続を形成する。画素はさらに、ゲートを有する第2のトランジスタ(48)を備える。第2のトランジスタは第1の接続に接続され、それにより第2の接続を形成し、また、第2のトランジスタは増幅回路の一部をなす。増幅回路は、上記の画素内に、または、その画素の外に設けることができる。画素は、さらに、第3のトランジスタ(49)を備える。第3のトランジスタは、ゲートと2つの電極を有する。第3のトランジスタは、第1の接続と第2のトランジスタ(48)との間の第2の接続中にある。上記のそれらの電極は、トランジスタのドレインとソースコンタクトである。第1のトランジスタ(47)のゲートは、第1の電圧 V_{B1} と異じであってもよく、第1のトランジスタの第1の電極(ソース又はドレイン)は、第2の電圧 V_{B2} であってもよい。本発明のこの実施形態においては、第1のトランジスタ(47)の第2の電極(ソース又はドレイン)は、光電素子(41)に接続され、第2のトランジスタ(48)のゲートは、第3のトランジスタ(49)の電極の一方に接続される。好ましい実施形態においては、第3のトランジスタ(49)のゲートは第1の電圧であってもよく、第3のトランジスタ(49)の他方の電極は第1の接続に接続される。第1の電圧及び第2の電圧は、固定電圧すなわち所定の電圧または可変電圧であり得る。それらの電圧の一方は、本発明のこの態様に係る画素が一部分を形成し得る撮像デバイスの電源電圧であってもよ

い。さらに別の態様では、画素は、さらに、大電流を供給するために適用された調整可能な電流源を含んでもよい。その電流源は上記の画素と並列に構成される。

【0027】本発明のこの態様の別の実施形態として、図4bに示すような構成でもよい。この別の実施形態の画素は、また、光電素子(41)、第1のトランジスタ(47)とからなる。第1のトランジスタは、ゲートと、第1及び第2の電極とを有し、光電素子(41)に直列に接続される。第1のトランジスタと光電素子はそれにより第1の接続を形成する。画素はさらにゲートを有する第2のトランジスタ(48)を含む。第2のトランジスタは第1の接続に接続され、それにより第2の接続を形成する。第2のトランジスタは増幅回路の一部である。増幅回路は、画素内または画素の外に設けられる。画素は、さらに、ゲートと2つの電極とを有する第3のトランジスタ(49)を備える。第3のトランジスタ(49)は第2の接続内に設けられる。この別の例では、第3のトランジスタは、第1のトランジスタと光電素子との間で第2の接続において設けられている。第2のトランジスタは、それにより、光電素子及び第3のトランジスタに直接的に接続される。

【図面の簡単な説明】

【図1】 本発明の第1の態様に係る、画素構造における光電素子の校正を可能とする画素の実施形態を表した図。

【図2】 本発明に係る画素の光電素子の校正方法を使用した場合における光強度に対する画素出力電圧の対数グラフ。

【図3a】 本発明の第1の態様に係る画素の別の実施形態を示した図。(ここでは、校正電流がコンデンサの放電により与えられる。)

【図3b】 本発明の特定の実施形態に係る光電素子の校正方法を実行し、図3aの画素構造を使用した場合における、時間に対する画素電流のグラフ。

【図4a】 画素が4つの構成要素(1つの光電素子と3つのトランジスタ)の基本構造を有し、トランジスタの2つのゲートが等電圧にされる本発明の第3の態様の好ましい実施形態にかかる画素構造の具体例の別の例を示した図。

【図4b】 画素が4つの構成要素(1つの光電素子と3つのトランジスタ)の基本構造を有し、トランジスタの2つのゲートが等電圧にされる本発明の第3の態様の好ましい実施形態にかかる画素構造の具体例の別の例を示した図。

【符号の説明】

X ロー接続


Y カラム接続

V_{B1} 第1のトランジスタの第1の電極に印加される電圧


V_{B2} 第2及び第3のトランジスタのゲートにそれぞれ

れ印加される電圧


【図1】




【図2】




【図3 a】




【図3 b】



【図4 a】



【図4 b】



【外国語明細書】

PIXEL STRUCTURE FOR IMAGING DEVICESField of the invention

The present invention relates to solid state imaging devices being manufactured in a CMOS- or MOS-technology. More particularly, a novel pixel structure leading to an improved image quality for said imaging devices is disclosed.

Background of the invention

Solid state image sensors are well known. Virtually all solid-state imaging sensors have as key element a photosensitive element being a photoreceptor, a photo-diode, a photo-transistor, a CCD gate, or alike. Typically, the signal of such a photosensitive element is a current which is proportional to the amount of electromagnetic radiation (light) falling onto the photosensitive element.

A structure with a photosensitive element included in a circuit having accompanying electronics is called a pixel. Such pixel can be arranged in an array of pixels so as to build focal plane arrays.

Commonly such solid state image sensors are implemented in a CCD-technology or in a CMOS- or MOS-technology. Solid state image sensors find a widespread use in devices such as camera systems. In this embodiment a matrix of pixels comprising light sensitive elements constitutes an image sensor, which is mounted in the camera system. The signal of said matrix is measured and multiplexed to a so-called video-signal.

Of the image sensors implemented in a CMOS- or MOS-technology, CMOS or MOS image sensors with passive pixels and CMOS or MOS image sensors with active pixels are distinguished. An active pixel is configured with means integrated in the pixel to amplify the charge that is collected on the light sensitive element. Passive pixels do not have said means and require a charge sensitive amplifier that is not integrated in the pixel. For this reason, active pixel image sensors are potentially less sensitive to noise fluctuations than passive pixels. Due to the additional electronics in the active pixel, an active pixel image sensor may be equipped to execute more sophisticated functions, which can be advantageous for the performance of the camera system. Said functions can include filtering, operation at higher speed or operation in more extreme illuminations conditions.

Examples of such imaging sensors are disclosed in EP-A-0739039, in EP-A-0632930 and in US-A-5608204. The imaging devices based on the pixel structures as disclosed in these patent applications however are still subject to deficiencies in the image quality of the devices.

A first problem in these CMOS based imaging devices appears because material imperfections and technology variations have as effect that there is a non-uniformity in the response of the pixels in the array. This effect is caused by a non-uniformity or fixed pattern noise (FPN) or by a photoresponse non-uniformity (PRNU). Correction of the non-uniformity needs some type of calibration, e.g. by multiplying or adding/subtracting the pixel's signals with a correction amount that is pixel-dependent.

An example of such photoresponse non-uniformity correction method is disclosed in EP-A-0354106.

The method shown in EP-A-0354106 is subtracting a current delivered by a current source from the signal acquired in the photosensitive element and only AC-currents are used in the further signal processing circuits.

A second problem in these CMOS based imaging devices appears because the pixel structures as disclosed in EP-A-0739039, EP-A-0632930 and US-A-5608204 are sensitive to cross-talk on the photosensitive element of the pixels. This cross-talk is arising from electronic components, for instance switches, in the amplifying circuits or amplifying parts of the pixels or being connected to the pixels. The pulses generated in such switches of the amplifying circuits or amplifying parts of the pixels can be of such magnitude that due to cross-talk of these pulses on the photosensitive elements of the pixels the image quality of the imaging devices based on this pixel can be significantly degraded. Specifically the requirement for a direct connection of amplifying transistor and photosensitive element in the pixel as claimed in EP-A-0632930 gives rise to this problem.

Moreover the requirement for the short-circuiting of gate and one of the electrodes (the drain in a p-MOS configuration) of the first transistor in EP-A-0632930, and the corresponding connection of the gate and the drain electrode to one fixed potential in order to achieve a perfect logarithmic image conversion characteristic takes away design freedom in making such pixels and sensors. Specifically these latter requirements impede achieving other improved characteristics of the imaging devices than the perfect logarithmic conversion characteristic of the imaging devices based on the pixel as claimed in EP-A-0632930.

Aims of the invention

The present invention aims to achieve pixel structures and a read-out method of pixels which are able to improve the image quality of imaging devices based on such pixels.

Main characteristics of the present invention

In a first aspect, the present invention is related to a pixel comprising in a parallel circuit configuration a radiation sensitive element and an adjustable current source. In said pixel, the current source is adapted for delivering a high current. A high current is a current that is higher than or as high as the current being generated by radiation, preferably light, impinging on said radiation sensitive element for standard imaging applications. Thus, said current source is able to be on in a condition very similar to the condition of an illumination of the pixel with a high light intensity to thereby perform a calibration for instance of the FPN or FPMU of the pixel. With the term 'in an illumination condition of the pixel' it is meant that a photocurrent is generated on said radiation sensitive element.

In a second aspect, the present invention is also related to a method of obtaining a calibrated read-out signal of a pixel having at least a radiation sensitive element, the method comprising the steps of :

- reading-out a photocurrent generated on said pixel while adding a current generated by a current source in parallel with said photosensitive element to said photocurrent to thereby obtain a first signal;
- reading-out said pixel with said current source off to thereby obtain a second signal;

-- subtracting said first signal from said second signal, the resulting signal being amplified to obtain said read-out signal.

A method is suggested of calibrating a photosensitive element such as a photoreceptor or a photodiode in a pixel having a structure which comprises at least a photosensitive element, a first transistor in series with the photosensitive element and means comprising at least a second transistor coupled to said photosensitive element and said first transistor for reading out the signal acquired in said photosensitive element and converted to a voltage drop across said first transistor.

The method is characterised by the fact that a current source is connected in parallel possibly along with a series switch to the photosensitive element. The current source is active (being on) in a condition very similar to the condition of an illumination of the pixel with a high light intensity thereby performing a calibration of pixel non-uniformity for instance of the FPN or PRNU of the pixel.

In a third aspect, the present invention is related to a pixel for imaging applications that is fabricated in a MOS technology. Said pixel comprises a photosensitive element and a first transistor having a gate and a first and a second electrode and being in series with said photosensitive element, said first transistor and said photosensitive element thereby forming a first connection. Said pixel further comprises a second transistor having a gate and said second transistor being coupled to said first connection, thereby forming a second connection, and said second transistor being part of an amplifying circuit. Thus the second connection is a connection connecting said second transistor with said photosensitive element and said first transistor. The second connection is thus

overlapping the first connection, the first connection being part of the second connection. Several electronic components can be in the first and/or the second connection as long as the basic functionality of the pixel is guaranteed. This basic functionality is to have the first transistor in series with the photosensitive element and to have means comprising at least a second transistor coupled to said photosensitive element and said first transistor. The signal acquired in said photosensitive element is converted to a voltage drop across said first transistor and is read out through the second transistor.

Said pixel further comprises a third transistor having a gate and two electrodes, said third transistor being in said second connection. The third transistor can be in said second connection between said first connection and said second transistor. The third transistor can also be in said second connection between said first transistor and said photosensitive element, said second transistor thereby being directly connected to said photosensitive element and to said third transistor. The electrodes referred to above are the drain and source contacts of the transistors. The gate of said first transistor can be at a first voltage and said first electrode (source or drain) of said first transistor can be at a second voltage.

In a preferred embodiment of the invention, said second electrode (drain or source) of said first transistor is connected to said photosensitive element, and said gate of said second transistor is connected to one of the electrodes of said third transistor. According to this embodiment of the invention, said gate of said third transistor can be at said first voltage and the other electrode of said electrodes of said third transistor is connected to said first connection. The first voltage and

the second voltage can be fixed voltages or predetermined voltages or variable voltages. One of the voltages can be the supply voltage of the imaging device of which the pixel according to this aspect of the invention can form part.

Yet in another embodiment of this aspect of the invention, the pixel can further comprise an adjustable current source adapted for delivering a high current. The current source can be in a parallel configuration to said pixel.

Brief description of the drawings

- Figure 1 represents an embodiment of a pixel according to a first aspect of the present invention and permitting a calibration of the photosensitive element present in the pixel structure.
- Figure 2 represents a graph of a logarithmic pixel output voltage versus the light intensity when using the method of calibration of the photosensitive element of the pixel according to the present invention.
- Figure 3a represents another embodiment of the pixel according to the first aspect of the present invention where the calibration current is given by the discharge of a capacitor.
- Figure 3b represents a graph of the pixel current versus time when performing the method of calibration of the photosensitive element according to a specific embodiment of the present invention and using the pixel structure of figure 3a.
- Figure 4a and 4b show alternate embodiments of a pixel structure according to a preferred embodiment

of the third aspect of the invention wherein a pixel has a four-components (photosensitive element and three transistors) base structure and wherein the gates of two of the transistors are at the same voltage. The symbols X and Y refer to the row and column connections. V_{DD1} and V_{DD2} are the voltages applied to the first electrode of the first transistor and to the gates of the second and third transistors respectively.

Detailed description of preferred embodiments of the present invention

Figure 1 is representing a pixel (10) where the photosensitive element(s) consist of a photoreceptor (1) which yields a current proportional to the light intensity. Such a photosensitive element can also be a photodiode, a photo BJT, a photogate, or a CCD-cell. The reading of such pixels for a certain light intensity is in fact the reading of a moderate photo current or charge of the photoreceptor (1). Such pixels (10) when forming an array often exhibit a relatively large non-uniformity over the arrays. This non-uniformity is typically an offset in the output voltage, as shown in Figure 2 for a logarithmic response pixel (10) as shown in Figure 1. The transfer curves for each pixel do not coincide.

Figure 2 represents the output voltage versus the input flux for a set of logarithmic pixels (10). The curves are parallel, but have an offset relative to each other. The offset can be determined by imposing a high current on the photoreceptor (1) while reading out the photocurrent of the pixels. The signal obtained for each

pixel in this way must be distinguished from the "normal" reading of the pixel.

In order to calibrate the pixel (10) non-uniformities, and to be able to restore the precise value of the photocurrent, a second reading of the same pixel is done with a known or predetermined current. By equivalence, the photocurrent is added with a current that originates from a current source (2). This is an advantageous method as it does not involve illumination of the device.

Said current source (2) can be of several kinds. Of course, it is advantageous that this current source is small in size and precise. Possible advantageous implementations are :

- a fixed current source, outside the pixel, and common for part of the imaging array. The source can be connected to several pixels in turn by switches.
- a MOSFET transistor connected as current source, to be placed inside each pixel. The current source can be turned on by applying a certain DC voltage between source and gate. The current source can be turned off by turning of the gate voltage.
- the current source may be composed of a "switched capacitor" circuit (see Figure 3), where the current source is not stable, but composed of the discharge of at least one capacitor (33). In the simplest implementation, the current source in the figure is a capacitor (33) that is just discharged on the photo detector node, which yields indeed a high current during a short time.
- the pixel can further comprise a further transistor (7) in series with the photosensitive element (1) and means comprising at least a second transistor (8) coupled to said photosensitive element (1) and said first

transistor (7) for reading out the signal acquired in said photosensitive element and converted to a voltage drop across said first transistor (7), and further comprising a switch (4) in-between said current source (2) and said photosensitive element (1).

Figure 3 is a schematic view of the implementation of the current source in the best mode embodiment as a switched capacitor network. The current is a transient of a discharge of the discharge of the capacitor onto the photo diode node (36). Two samples are taken from the diode node voltage: A1, being the normal signal, and A2 taken during or after the transient of the discharge. The signal level of A2 depends only on the height of the discharge current, and not on the photo current which is smaller. The difference (Δ) between A1 and A2 is then a measure of the normal sign level which is free of offset or of PRNU.

Figure 4a shows in another aspect of the present invention a pixel for imaging applications that is fabricated in a MOS technology. Said pixel comprises a photosensitive element (41) an a first transistor (47) having a gate and a first and a second electrode and being in series with said photosensitive element (41), said first transistor and said photosensitive element thereby forming a first connection. Said pixel further comprises a second transistor (48) having a gate and said second transistor being coupled to said first connection, thereby forming a second connection, and said second transistor being part of an amplifying circuit. The amplifying circuit can be in said pixel or can be external to said pixel. Said pixel further comprises a third transistor (49) having a gate and having two electrodes and said third transistor (49) being in said second connection between said first connection and

said second transistor (48). The electrodes referred to above are the drain and source contacts of the transistors. The gate of said first transistor (47) can be at a first voltage V_{DD2} and said first electrode (source or drain) of said first transistor can be at a second voltage V_{DD1} . In this embodiment of the invention said second electrode (drain or source) of said first transistor (47) is being connected to said photosensitive element (41), and said gate of said second transistor (48) is being connected to one of the electrodes of said third transistor (49). In a preferred embodiment said gate of said third transistor (49) can be at said first voltage and the other of said electrodes of said third transistor (49) is connected to said first connection. The first voltage and the second voltage can be fixed voltages or predetermined voltages or variable voltages. One of the voltages can be the supply voltage of the imaging device of which the pixel according to this aspect of the invention can form part. Yet in another embodiment of this aspect of the invention, the pixel can further comprise an adjustable current source adapted for delivering a high current. The current source can be in a parallel configuration to said pixel.

An alternate embodiment of this aspect of the invention can be configured as shown in figure 4b. The pixel of this alternate embodiment also comprises a photosensitive element (41) and a first transistor (47) having a gate and a first and a second electrode and being in series with said photosensitive element (41), said first transistor and said photosensitive element thereby forming a first connection. Said pixel further comprises a second transistor (48) having a gate and said second transistor being coupled to said first connection, thereby forming a second connection, and said second transistor being part of

an amplifying circuit. The amplifying circuit can be in said pixel or can be external to said pixel. Said pixel further comprises a third transistor (49) having a gate and having two electrodes and said third transistor (49) being in said second connection. In this alternate embodiment, the third transistor is in said second connection between said first transistor and said photosensitive element, said second transistor thereby being directly connected to said photosensitive element and to said third transistor.

WHAT IS CLAIMED IS :

1. A pixel comprising in a parallel circuit configuration a radiation sensitive element and an adjustable current source, said current source being adapted for delivering a high current.

2. A pixel as recited in claim 1, wherein said radiation is electromagnetic radiation such as light.

3. A pixel as recited in claim 1, wherein said current source is a transistor.

4. A pixel as recited in claim 1, wherein said circuit further comprises at least one impedance element, preferably a resistor.

5. A pixel as recited in claim 1, wherein said current source comprises a switched capacitor circuit, said circuit comprising a capacitor, and a switch connected to the capacitor.

6. A pixel as recited in claim 5, further comprising a second switch in-between said capacitor and said radiation sensitive element, and the first switch being in a parallel configuration with said capacitor.

7. A pixel as recited in claim 1, further comprising a first transistor in series with the photosensitive element and means comprising at least a second transistor coupled to said photosensitive element and said first transistor for reading out the signal acquired in said photosensitive element and converted to a voltage drop across said first transistor, and further comprising a switch in-between said current source and said photosensitive element.

8. A method of obtaining a calibrated read-out signal of a pixel having at least a photosensitive element, the method comprising the steps of :

- reading-out a photocurrent generated on said pixel while adding a current generated by a current source in

- parallel with said photosensitive element to said photocurrent to thereby obtain a first signal;
- reading-out said pixel with said current source off to thereby obtain a second signal;
- subtracting said first signal from said second signal, the resulting signal being amplified to obtain said read-out signal.

9. The method as recited in claim 8, wherein the step of subtracting is executed in a circuit external to said pixel.

10. A method as recited in claim 8, wherein said pixel is a CMOS based pixel having a load transistor in series with said photosensitive element.

11. A pixel for imaging applications fabricated in a MOS technology, said pixel comprising :

- a photosensitive element and a first transistor having a gate and a first and second electrode and being in series with said photosensitive element, said first transistor and said photosensitive element thereby forming a first connection;
- a second transistor having a gate and said second transistor being coupled to said first connection, thereby forming a second connection, and said second transistor being part of an amplifying circuit; and
- a third transistor having a gate and having two electrodes and said third transistor being in said second connection.

12. The pixel as recited in claim 11 wherein said third transistor is in said second connection between said first connection and said second transistor.

13. The pixel as recited in claim 11 wherein said third transistor is in said second connection between said first transistor and said photosensitive

element, said second transistor thereby being directly connected to said photosensitive element and to said third transistor.

14. The pixel as recited in claim 11, wherein said gate of said first transistor is at a first voltage and said first electrode of said first transistor is at a second voltage, said second electrode of said first transistor being connected to said photosensitive element, said gate of said second transistor being connected to said third transistor.

15. The pixel as recited in claim 12, wherein said gate of said first transistor is at said first voltage and wherein one of said electrodes of said third transistor is connected to said gate of said second transistor and the other of said electrodes is connected to said first connection.





FIG. 1

FIG. 2




FIG. 3a




FIG. 3b




FIG. 4a




FIG. 4b

ABSTRACT

PIXEL STRUCTURE FOR IMAGING DEVICES

Pixel structures and a read-out method of pixels are disclosed. The pixel structures and the read-out method improve the image quality of imaging devices or imaging sensors based on such pixels. A pixel (10) comprising in a parallel circuit configuration a radiation sensitive element (1) and an adjustable current source (2), said current source (2) being adapted for delivering a high current. Also a 4-transistor pixel structure is disclosed. A method of obtaining a calibrated read-out signal of a pixel having at least a photosensitive element and a current source, the method comprising the steps of :

- reading-out a photocurrent generated on said pixel while adding a current generated by a current source in parallel with said photosensitive element to said photocurrent to thereby obtain a first signal;
- reading-out said pixel with said current source off to thereby obtain a second signal;
- subtracting said first signal from said second signal, the resulting signal being amplified to obtain said read-out signal.

(Figure 1)